原型验证与仿真实验室建设方案

国家针对集成电路进行了长期战略性和专项支持。先后出台《鼓励软件产业和集成电路产业发展若干政策》(国发(2000]18号)，《进一步鼓励软件产业和集成电路产业发展的若干政策》(国发(2011]4号)，《新时期促进集成电路产业和软件产业高质量发展的若干政策》(国发(2020]8号)。2020年，教育部正式发布“集成电路科学与工程”为一级学科的通知。各省院校均在关注集成电路和微电子等专业建设原型验证与仿真提供每个设计阶段的设计分析功能，允许在设计过程中更早地修改设计和工具设置，从而减少对整体进度的影响，减少设计迭代。

学用灵活:用户设计导入灵活，方便日常课程教学使用，支持主流的RTL语言，如Verilog，VHDL，以及Svstem Verilog和门级EDIF格式输入: 支持多个用户同时操作，并且每个用户自动分配使用独立的FPGA设计运行，方便课程教学和实验:

可靠性高:自动时钟处理，提供门控时钟转换工具，在减少研发工程师工作量的同时降低人工出错概率ECO Probe，最小化编译时间Memory编译器/分析仪，提供memory运行状态访问能力，无需耗时进行重编译;国产替代:完全国产化自主知识产权，本地服务团队高效支持。